|
电子设计自动化（Electronic
Design Automation, EDA）技术是在电子计算机辅助设计技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。EDA技术是现代信息技术飞速发展的关键性技术之一，在经济建设、科技工程进步以及国防现代化建设中起着根本性的推动作用。
我国在集成电路（Integrated Circuit, IC）设计上取得了长足发展，但是在IC设计过程过于依赖国外EDA工具的现状将大大阻碍中国信息产业的发展步伐。因此，必须建立自己的EDA研究体系来满足我国日益增长的信息技术发展的需求。开展EDA关键技术研究有着重大的意义。由于IC设计和工艺技术水平进入超深亚微米时代，超大规模集成电路（Very
Large Scale Integration, VLSI）成为规模巨大而又复杂的系统，促进了EDA技术的迅猛发展，同时使得EDA软件技术不断面临瓶颈和挑战。
本子项目的主要研究内容包括：
互连线建模、仿真和综合的研究
随着集成电路集成密度、工作频率稳步提高以及晶片尺寸快速变大，片上互连线效应已逐渐成为影响电路整体性能的瓶颈。该方向研究超深亚微米工艺条件下互连线寄生参数的提取流程和建模技术，开发3-D电容（C）、电感（L）、电阻（R）寄生参数快速提取算法，实现快速、精确而且高效的超深亚微米集成电路互连线寄生参数软件工具集。包括器件级（晶体管级）和全芯片（full chip）参数提取工具。输出包括了各种寄生参数的电路网表进行模拟验证，以确保真正制造出来的集成电路符合设计需求。并利用该工具探索集成电路信号完整性问题，提高信号和时序的质量。
基于复杂互连线结构RLC网络，提出简单精确的时延和串扰噪声模型。利用这些模型制定出集成电路时延和噪声的优化设计规则；分别针对全局信号、时钟、电源分配等互连线中的主要问题建立优化设计模型和规则，研究基于以上模型的全局互连线信号、时钟、电源网络综合。
目前，本课题组已经开发出一个快速寄生参数提取软件原型，发表了一系列高水平的文章，达到国际先进水平。
VLSI布局、布图理论与技术的研究
布局就是把元件或模块安置在芯片或印刷电路板的适当位置上，并使其满足一定的规则。如果布局中的模块形状大小未知，需要在安置过程中确定，此时布局问题成为布图问题。布局布图是集成电路物理设计自动化中非常重要的一环，也是一个经典研究内容。然而随着集成电路技术的飞速发展，这一领域也面临着很多新问题有待研究：第一，由于莫尔定律，集成电路规模不断膨胀，目前布局布图问题规模已达数百万标准单元，运行时间成为一个瓶颈；第二，随着特征尺寸的减小，互连线效应越来越突出，然而布局布图结果对电路性能影响非常大，所以对布局结果提出更高的要求，比如最小时延、最小功耗、优化关键网络和电源网络等。针对这些问题，目前开展了一些新的布局布图算法方面的研究，并开发出高效率，大问题规模，多目标优化的布图布线原型软件，这些研究工作对中国电路设计自动化产业有着重大的意义。
集成电路宏模型提取的高效模型降阶技术的研究
随着集成电路技术和片上系统的飞速发展，集成电路的规模越来越大，互连线的延迟越来越严重，在建立互连线的RCL模型后，会获得一个巨大的系统状态方程，在用SPICE等模拟工具对此模型进行仿真时所需时间甚多，所以有必要将这个巨大的状态方程简化为一个低阶方程，以便于仿真计算。本方向研究的内容是在评价各种现有模型降阶（Model order Reduction, MOR）技术的前提下，研究高效的、低计算成本的并且能够自动提取降阶模型的MOR方法，提出针对大规模线性集总系统、分布式传输线系统的MOR难题的公式及算法，从而有效地将其应用在系统级的模拟中，并开发快速有效的模型降阶软件。
互连优化理论与技术的研究
随着微电子技术的高速发展，互连线效应成为决定高速 IC系统性能和可靠性的关键因素。在以互连线为中心的IC设计流程中，互连优化(Interconnect Optimal) 处于互连综合(Interconnect synthesis)阶段也属于IC设计的前端设计阶段。它的目标是通过对互连的拓扑、线级、 buffer的放置和大小设计、线宽和距离设计等方面的一系列优化操作使所有节点在空间和布线的约束条件下均满足系统对性能和信号完整性方面的要求。互连优化性能的高低直接影响着互连的布局布线性能。
在这个方向的研究主要是互连优化算法的研究。将互连总长和互连面积作为互连优化问题的目标函数；同时考虑互连延时、信号响应波形、串扰效应对系统的影响，将三者作为进行互连优化的限制条件，采用同时进行拓扑优化和线型优化的混合互连优化算法。重点研究基于 RST/BnB算法（RSA启发式算法与分支定界算法的结合）的改进算法。
芯片软硬件协同设计的EDA技术的研究
此研究方向包括软硬件系统描述方法和语言的研究，设计用于软硬件系统划分的算法及其划分性能优化技术，软硬件协同综合技术，软硬件通信体系结构综合技术，如何在系统性能与代价约束取得平衡，以及软硬件协同仿真和验证技术的研究。
|